aula55501 - eletronica24h

Menu principal:

Educacional > Cursos > CI 555

Aula02 Indice de Aulas Aula02

Curso CI 555

Aula 01: CI 555 como Astável

1. Introdução

É um CI muito versátil, sendo usado em todas as áreas de eletrônica. Basicamente é usado como astável, monoestavel ou Schmitt Trigger. A Fig01 mostra o diagrama em blocos do 555.

Figura 1 - CI 555 - Diagrama de blocos interno

Os resistores R (5 k) formam um divisor de tensão, em cada um tem uma tensão de V_CC/3. Os principais elementos desse diagrama em blocos são:

Comparadores (1): Num comparador a saída será alta (nível lógico 1 ou V_CC) se V₊ > V_- e será baixa (nível lógico 0 ou 0V) se V₊ £ V_-. A Figura2a mostra um comparador com a saída alta e a Figura 2b com saída baixa.

Figura 2 - Comparadores internos

No 555 a tensão no pino 2 (Trigger ) é sempre comparada com V_CC/3, enquanto a tensão no pino 6 (Threshold ) é comparada com 2.V_CC/3.

Flip – Flop RS (2): É um biestável, isto é, tem dois estados estáveis e a mudança de estado se faz de acordo com a tabela verdade dada na Figura 3b, o símbolo está representado na Figura 3a.

( a ) ( b )
Figura 3 - Flip Flop RS - ( a ) Símbolo ( b ) Tabela Verdade

Buffer de Saída (3): Tem como finalidade aumentar a capacidade de corrente do CI. A corrente de saída do CI está limitada a 200 mA , podendo entrar ou sair. Observe que o buffer inverte a sua entrada, isto é, a saída do CI é Q.


Figura 4 - Buffer de saida

Transistor interno (TR): Opera saturado quando		ou cortado quando

Pinagem DIP 8

A alimentação ( V_CC ) pode variar de 4,5 V a 16 V. O encapsulamento mais comum é o DIP (Dual In line Package).

	1 – GND 2 – Trigger (Disparo) 3 - Saída 4 - Reset 5 – Controle de tensão 6 – Threshold (Limiar) 7 – Descarga 8 - V_CC
Figura 4 - Encapsulamento Dual In Line (DIP)

2. Operação Astável

O circuito básico é o da Figura 5a, sendo a Figura 5b o mesmo circuito considerando o diagrama em blocos interno.

( a ) ( b )
Figura 5 - CI 555 como astavel ( b ) circuito ( b ) circuito com diagrama de blocos onterno

Na Figura 5a, V_C=V₆=V₂ , e como inicialmente S=1 e R=0, de acordo com a tabela verdade do FF

	e V_saida = V_CC. Como o transistor interno esta cortado C começa a se carregar através de R_A + R_B .

_{Quando VC > VCC/3 (basta que seja alguns mV maior )}_então_{R=S=0 o que mantém o estado do FF interno, isto}_{é , Q=1, saída VCC.}Quando porém V_C>(2/3).V_CC,

o FF resetará, isto é, teremos agora R=1 e S=0 e nesse instante a saída vai a zero, saturando o transistor interno e fazendo C se descarregar através de R_B e pelo transistor interno. Quando a tensão em C cair abaixo de V_CC/3 , novamente teremos S=1 e R=0 setando o FF e portanto a saída volta para V_CC e o transistor corta fazendo o capacitor se carregar por R_A + R_B e tudo se repete. A Figura 6 mostra o comportamento do circuito do ponto de vista dos gráficos.

Figura 6 - Astavel formas de onda no capacitor e na saida do circuito da figura 5

Os tempos alto (T_H) e baixo (T_L) são calculados por :

T_H = 0,69.(R_A + R_B).C (Equação 1) e T_L = 0,69.R_B.C (Equação 2)

Observe que o tempo alto é maior que o tempo baixo pois a carga se dá por (R_A + R_B) e a descarga por R_B. Caso se deseje tempos iguais deve-se impor R_B muito maior do que R_A, sendo que R_A deve ter valor de pelo menos 1 k para que o transistor interno não sofra danos.

As expressões de T_H e T_L podem ser generalizadas por :

T_H = 0,69.R_Carga.C (Equação 3) e T_L = 0,69.R_Descarga.C (Equação 4) onde R_Carga é a resistência equivalente que C “vê” durante a carga e R_Descarga é a resistência equivalente que C “vê” na descarga, desta forma é possível, modificando os caminhos de carga e descarga ter T_H diferente de T_L.

3. Exercícios Resolvidos

3.1) Para o astável pede-se calcular a freqüência de oscilação e desenhar os gráficos de V_C( t ) e V_saida ( t ).

Solução: T_H=0,69.R_Carga.C = 0,69.48K.0,1mF=3,31 ms

T_L = 0,69.R_Descarga.C =0,69.33K.0,1 mF= 2,27 ms

T = T_H + T_L = 3,31 + 3,27 =5,58 ms f =1/T = 1/5,58ms = 179 Hz